电子技术应用

2018, v.44;No.483(09) 56-58+62

[打印本页] [关闭]
本期目录 | 过刊浏览 | 高级检索

高速率低延时Viterbi译码器的设计与实现
Design of high-speed and low-latency Viterbi decoder

杨敏;

摘要(Abstract):

在Vitebi译码器的实现中,由于路径存储方式的不同分为回溯和寄存器交换模式,效果是延时与资源消耗一般只能二取其一,互为矛盾。采取3~6长度的RE-寄存器交换,混合回溯模式,极大地减少了回溯时间,并减少了路径存储空间需求,付出的代价是每ACS增加2~5 LUT;再结合其他Viterbi译码器优化算法,如分支度量一次计算,每ACS查找——即4选1等措施,实现了高吞吐量(340 Mb/s)、低延时、低资源消耗的全并行Viterbi译码器。

关键词(KeyWords): 卷积码;Viterbi译码;回溯;寄存器交换

Abstract:

Keywords:

基金项目(Foundation):

作者(Author): 杨敏;

Email:

扩展功能
本文信息
服务与反馈
本文关键词相关文章
本文作者相关文章
中国知网
分享